一、公司介紹
    硅谷數(shù)模半導(dǎo)體(中國(guó))有限公司是一家半導(dǎo)體高科技公司，創(chuàng)立于2002年3月，總部位于美國(guó)高科技企業(yè)云集的硅谷并在中國(guó)北京設(shè)有全球研發(fā)中心，在臺(tái)灣、韓國(guó)和日本設(shè)有分支機(jī)構(gòu)。
    “硅谷數(shù)模”是工信部認(rèn)定的集成電路設(shè)計(jì)企業(yè)、北京市高新技術(shù)企業(yè)、北京市半導(dǎo)體行業(yè)協(xié)會(huì)會(huì)員、視頻電子標(biāo)準(zhǔn)協(xié)會(huì)(VESA)會(huì)員單位、DisplayPort接口標(biāo)準(zhǔn)工作組主要成員、HDMI標(biāo)準(zhǔn)組織HDMI Licensing, LLC.會(huì)員單位。我們的產(chǎn)品也曾經(jīng)獲得“EDN CHINA創(chuàng)新獎(jiǎng)”、“MDCC2014十大人氣產(chǎn)品”，并屢次獲得EE Times授予的各項(xiàng)殊榮。
    我們致力于開(kāi)發(fā)創(chuàng)新的、高質(zhì)量且有市場(chǎng)競(jìng)爭(zhēng)力的科技產(chǎn)品以增強(qiáng)用戶體驗(yàn)。高素質(zhì)人才、業(yè)界先進(jìn)技術(shù)領(lǐng)袖、大視野——自創(chuàng)立之日起我們就建立了這樣的品質(zhì)。
    二、工作機(jī)會(huì)
    數(shù)字電路設(shè)計(jì)工程師--ASIC Design Engineer
    專業(yè)要求：電子、通信、微電子工程、計(jì)算機(jī)科學(xué)等相關(guān)專業(yè)碩士以上學(xué)歷
    學(xué)歷要求：碩士以上學(xué)歷
    工作地點(diǎn)：北京
    招聘人數(shù)：15人
    語(yǔ)言要求：英語(yǔ)良好
    工作職責(zé)：
    1. 熟練使用Verilog語(yǔ)言進(jìn)行數(shù)字電路設(shè)計(jì)，具備一定的模塊級(jí)電路設(shè)計(jì)及驗(yàn)證能力，理解芯片設(shè)
    計(jì)基本流程，熟悉System Verilog語(yǔ)言;
    2.能夠獨(dú)立完成模塊級(jí)功能定義，并完成設(shè)計(jì)文檔;
    3.能夠完成綜合、驗(yàn)證、形式驗(yàn)證等相關(guān)流程;
    4.幫助項(xiàng)目負(fù)責(zé)人完善芯片整體規(guī)劃;
    5. 運(yùn)用先進(jìn)的CMOS技術(shù)，實(shí)現(xiàn)數(shù)字電路設(shè)計(jì);
    6. 了解電路工作原理;
    7. 開(kāi)發(fā)和改進(jìn)現(xiàn)有的和新的電路解決方案;
    8. 仿真電路;
    9. 評(píng)估階段時(shí)，介紹并獲得技術(shù)反饋;
    10. 歸檔RTL設(shè)計(jì)并與其他設(shè)計(jì)師溝通;
    11. 支持系統(tǒng)、現(xiàn)場(chǎng)應(yīng)用工程師;
    12. 了解系統(tǒng)級(jí)的結(jié)構(gòu)設(shè)計(jì);
    13. 善于團(tuán)隊(duì)合作，與團(tuán)隊(duì)成員合作解決技術(shù)問(wèn)題;分享技術(shù)知識(shí);滿足時(shí)間表，按時(shí)完成工作任務(wù)。
    任職要求：
    1. 電子、通信、微電子工程、計(jì)算機(jī)科學(xué)等相關(guān)專業(yè)碩士以上學(xué)歷;
    2. 具備一定的集成電路設(shè)計(jì)流程及系統(tǒng)知識(shí)，熟悉信號(hào)處理基本原理;
    3. 熟悉圖像及視頻處理技術(shù)，數(shù)字信號(hào)處理，通信協(xié)議優(yōu)先;
    4. 熟悉前端EDA工具;
    5. 熟悉FPGA原型設(shè)計(jì)為佳;
    6. 有SOC設(shè)計(jì)經(jīng)驗(yàn)和片內(nèi)總線知識(shí)，或?qū)Ｓ脭?shù)?；旌螦SIC芯片設(shè)計(jì)經(jīng)驗(yàn);
    7.具有一定的System Verilog建模能力，或熟悉VMM驗(yàn)證方法。
    模擬電路設(shè)計(jì)工程師--Analog Design Engineer
    專業(yè)要求：電子、通信、計(jì)算機(jī)、半導(dǎo)體物理、微電子等相關(guān)專業(yè)碩士以上學(xué)歷
    學(xué)歷要求：碩士以上學(xué)歷
    工作地點(diǎn)：北京
    招聘人數(shù)：15人
    語(yǔ)言要求：英語(yǔ)良好
    工作職責(zé)：
    1. 設(shè)計(jì)有挑戰(zhàn)性的模擬電路，比如ADC, DAC, LDO, EQ 和PLL等;
    2. 參與IC產(chǎn)品的架構(gòu)設(shè)計(jì)和Spec定義;
    3. 負(fù)責(zé)完成相關(guān)模擬電路的設(shè)計(jì)，驗(yàn)證，測(cè)試，debug等具體工作;
    4. 對(duì)IC設(shè)計(jì)項(xiàng)目的進(jìn)度和質(zhì)量負(fù)責(zé);
    5.指導(dǎo)版圖設(shè)計(jì)工程師實(shí)現(xiàn)模擬電路的版圖設(shè)計(jì);
    6. 電路版圖的后仿真。
    任職要求：
    1. 電子、通信、計(jì)算機(jī)、半導(dǎo)體物理、微電子等相關(guān)專業(yè)碩士以上學(xué)歷;
    2. 具備實(shí)際模擬電路產(chǎn)品設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
    3. 精通OPA, BGR, Comp, LDO, VCO等基礎(chǔ)模塊的設(shè)計(jì)，熟悉工藝和IC開(kāi)發(fā)流程;
    4. 有High speed Serdes, PLL, ADC, DAC設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
    5. 有一定的團(tuán)隊(duì)管理經(jīng)驗(yàn)者優(yōu)先;
    6. 良好的溝通能力和團(tuán)隊(duì)合作意識(shí)。
    版圖設(shè)計(jì)工程師--Layout Design Engineer
    專業(yè)要求：電氣工程或其他相關(guān)專業(yè)大學(xué)本科以上學(xué)歷
    學(xué)歷要求：本科以上學(xué)歷
    工作地點(diǎn)：北京
    招聘人數(shù)：5人
    語(yǔ)言要求：英語(yǔ)良好
    工作職責(zé)：
    1. 根據(jù)電路設(shè)計(jì)工程師的要求進(jìn)行模擬IP的版圖設(shè)計(jì);
    2. 根據(jù)電路設(shè)計(jì)要求，完成物理版圖布局設(shè)計(jì);
    3. 驗(yàn)證物理布局設(shè)計(jì)，以滿足電路設(shè)計(jì)進(jìn)程要求;
    4. 使用先進(jìn)技術(shù)提高設(shè)計(jì)質(zhì)量和效率。
    任職要求：
    1. 電氣工程或其他相關(guān)專業(yè)大學(xué)本科以上學(xué)歷;
    2. 利用基本電子原理，完成電路、版圖設(shè)計(jì);
    3. 熟悉IC設(shè)計(jì)方法、流程和CAD工具，如Cadence Virtuoso, Calbre等版圖驗(yàn)證工具;
    4. 熟悉芯片IO和PLL 相關(guān)設(shè)計(jì);
    5. 良好的溝通能力和團(tuán)隊(duì)合作意識(shí)。
    系統(tǒng)工程師--Application Engineer
    專業(yè)要求：計(jì)算機(jī)、通信、電子工程類等相關(guān)專業(yè)本科及以上學(xué)歷
    學(xué)歷要求：本科以上學(xué)歷
    工作地點(diǎn)：北京
    工作經(jīng)驗(yàn)：無(wú)
    招聘人數(shù)：15人
    語(yǔ)言要求：英語(yǔ)良好
    工作職責(zé)：
    全面驗(yàn)證IC功能/指標(biāo)，為客戶提供系統(tǒng)應(yīng)用的參考方案和相關(guān)文檔，指導(dǎo)FAE解決客戶在實(shí)際應(yīng)用中的技術(shù)問(wèn)題，配合銷售部完成銷售目標(biāo);
    在產(chǎn)品需求定義階段，與市場(chǎng)、產(chǎn)品研發(fā)團(tuán)隊(duì)共同定義產(chǎn)品功能;
    負(fù)責(zé)產(chǎn)品驗(yàn)證。制定驗(yàn)證計(jì)劃，跟蹤問(wèn)題直至解決;
    開(kāi)發(fā)系統(tǒng)級(jí)方案，定義勘誤表，分析缺陷和建議改進(jìn)方法;
    善于從經(jīng)驗(yàn)中總結(jié)。
    任職要求：
    1.計(jì)算機(jī)、通信、電子工程類等相關(guān)專業(yè)本科及以上學(xué)歷。英語(yǔ)CET-4級(jí)以上水平，良好的英文讀寫能力;
    2.熟悉通信和網(wǎng)絡(luò)的基本知識(shí)，了解通信系統(tǒng)或民用消費(fèi)類產(chǎn)品的框架結(jié)構(gòu)及應(yīng)用領(lǐng)域;
    3.具備較強(qiáng)的芯片級(jí)理解能力，對(duì)高速SerDes、以太網(wǎng)接口芯片、交換芯片、數(shù)字電視內(nèi)芯片、ADC其中之一以上的芯片有深入的研究或應(yīng)用，可以很準(zhǔn)確的知道芯片的指標(biāo)含義和解釋;
    4.能夠獨(dú)立調(diào)試電源、CPU、FPGA及ASIC芯片，熟練掌握 Cadence或PowerPCB/Powerlogic等軟件，熟知原理圖設(shè)計(jì)，PCB 的布線規(guī)則和產(chǎn)品的生產(chǎn)流程;
    5.根據(jù)電子線路原理圖產(chǎn)生網(wǎng)表，配合信號(hào)約束和結(jié)構(gòu)條件進(jìn)行PCB Layout, 并生成 Gerber 和SMT 相關(guān)文件;
    6.負(fù)責(zé)公司PCB、原理圖和BOM表的整理和歸檔工作;跟蹤解決生產(chǎn)線上出現(xiàn)的生產(chǎn)工藝問(wèn)題;
    7.根據(jù)項(xiàng)目要求選擇合適的 PCB 供應(yīng)商和元器件供應(yīng)商;
    8.具備敏銳和快速的反應(yīng)能力;良好的思維能力、信息收集、分析能力;
    9.能夠閱讀和分析C代碼，使用C代碼編寫基本程序;
    10.能夠開(kāi)發(fā)電路原理圖和審查電路板;
    11.具有良好的文檔編寫能力;
    12.良好的團(tuán)隊(duì)合作意識(shí)和溝通能力;
    13.適應(yīng)經(jīng)常出差，勤奮刻苦，愛(ài)崗敬業(yè)。
    三、聯(lián)系方式
    校園招聘簡(jiǎn)歷投遞郵箱：jobcn@analogixsemi.com
    (請(qǐng)?jiān)卩]件標(biāo)題和簡(jiǎn)歷標(biāo)題中注明：畢業(yè)院?！彰獞?yīng)聘職位—工作地)
    聯(lián)系電話： (86 10)5162 6868 – 182、339
    辦公地址： 北京市海淀區(qū)中關(guān)村南大街2號(hào)數(shù)碼大廈A座28層
    (地鐵四號(hào)線“人民大學(xué)”站即是)